
PBIW: Uma Codificação de Instruções Alternativa para Arquiteturas de Alto Desempenho
Author(s) -
Rafael Fernandes Batistella,
Ricardo Santos,
Rodolfo Azevedo
Publication year - 2008
Language(s) - Portuguese
Resource type - Conference proceedings
DOI - 10.5753/wscad.2008.17679
Subject(s) - very long instruction word , epic , humanities , computer science , cache , parallel computing , art , literature
Este artigo apresenta a técnica de codificação PBIW. Essa técnica é baseada na fatoração de grupos de operações escalonadas em instruções codificadas e padrões. Uma instrução codificada não contém dados redundantes e é armazenada em uma cache de instruções. Os padrões são armazenados em uma cache de padrões. Foi realizado um estudo de caso desta técnica sobre esquemas de codificação de instruções denominados 2D-VLIW e EPIC em uma arquitetura de alto desempenho chamada 2D-VLIW. A técnica PBIW foi avaliada com os benchmarks MediaBench, SPECint e SPECfp. Os resultados revelam que a técnica PBIW produz programas até 81% menores que 2D-VLIW e até 46% menores que EPIC, além de programas até 96% mais rápidos que 2D-VLIW e até 69% mais rápidos que EPIC.