Open AccessThe Concept of Multistage Integrated Chip Routing with Virtual Channels
Author(s) -
С. Е. Власов,
М. М. Годовицын,
Н. В. Старостин
Publication year - 2020
Publication title -
uspehi kibernetiki
Language(s) - English
Resource type - Journals
ISSN - 2712-9942
DOI - 10.51790/2712-9942-2020-1-1-2
Subject(s) - interconnection , computer science , routing (electronic design automation) , reduction (mathematics) , virtual channel , distributed computing , computer network , chip , topology (electrical circuits) , parallel computing , channel (broadcasting) , engineering , electrical engineering , telecommunications , mathematics , geometry
Рассматривается проблема трассировки цепей интегральной схемы. Предлагается многоуровневый метод, в основу которого положены идеи редукции сетки трассировки, а также расширения коммутационных ресурсов кристалла за счет введения дополнительных каналов. Редукция сетки трассировки обеспечивает существенное сокращение времени работы известных алгоритмов трассировки. Введение дополнительных каналов дает возможность свести задачи поиска трассы в сложной топологии коммутационного пространства к задаче вытеснения построенных трасс с дополнительных (виртуальных) каналов. The study solves the problem of circuit routing in ICs. We propose a multistage approach based on interconnection mesh reduction. It expands the chip interconnecting capability by introducing extra channels. The interconnection mesh reduction significantly accelerates the existing routing algorithms. The introduction of more channels makes it possible to reduce the routing problem in a complex interconnect space topology by removing the new routes from the extra (virtual) channels.