Open Access2D VERNIER ŽIEDINIO LAIKINIO SKAITMENINIO KEITIKLIO MODELIS / THE MODEL OF 2D VERNIER TIME TO DIGITAL CONVERTER BASED ON GATED RING OSCILLATORS
Author(s) -
Marijan Jurgo,
Romualdas Navickas
Publication year - 2018
Publication title -
mokslas - lietuvos ateitis
Language(s) - Lithuanian
Resource type - Journals
eISSN - 2029-2341
pISSN - 2029-2252
DOI - 10.3846/mla.2018.2763
Subject(s) - vernier scale , materials science , physics , optics
Darbe aprašomas 2D Vernier žiedinio laikinio skaitmeninio keitiklio (LSK), skirto fazės detektoriui visiškai skaitmeninės struktūros dažnio sintezatoriuje, modelis, įgyvendintas vartojant VHDL aparatūros programavimo kalbą. LSK sudarytas iš dviejų skirtingo dažnio žiedinių generatorių, arbitrų matricos, valdymo bloko, frontų ir periodų skaitiklių bei išėjimo dekoderio. Dviejų žiedinių generatorių struktūros yra vienodos. Jie sudaryti iš trijų pakopų žiedinių generatorių, kurių dažnis valdomas keičiant lygiagrečiai sujungtų generatoriaus sekcijų skaičių. Metastabilumo langui sumažinti arbitrais naudojami lygiu valdomi SR trigeriai ir D tipo frontu valdomi trigeriai. Taip pat dėl simetriškos SR trigerio struktūros tokie arbitrai vienodai apkrauna abu generatorius. Siūlomos struktūros LSK leidžia matuoti laiko trukmę, mažesnę nei vieno inverterio vėlinimo trukmė. Be to, 2D struktūros LSK rezultato apskaičiavimo trukmė yra mažesnė nei 1D struktūros LSK.