Avances en la síntesis de alto nivel para la generación de hardware en FPGA: Modelos y programabilidad

Mejorar el rendimiento en sistemas de cómputo ha impulsado el uso de aceleradores como FPGAs. Este trabajo presenta 2 propuestas que aúnan  su programabilidad y rendimiento utilizando síntesis de alto nivel, HLS, con FPGAs: 1) A través del análisis y modelado de las unidades funcionales generadas por los compiladores, con énfasis en la memoria y 2) Implementando frameworks que permitan el uso eficiente de los recursos de las FPGA en dominios  específicos como  la visión por computador.