z-logo
open-access-imgOpen Access
Avances en la síntesis de alto nivel para la generación de hardware en FPGA: Modelos y programabilidad
Author(s) -
María Angélica Dávila Guzmán,
Rubén Gran Tejero,
María Villarroya Gaudó,
Darío Suárez Gracia
Publication year - 2020
Publication title -
jornada de jóvenes investigadores del i3a
Language(s) - Spanish
Resource type - Journals
ISSN - 2341-4790
DOI - 10.26754/jjii3a.4903
Subject(s) - field programmable gate array , computer science , humanities , physics , embedded system , art
Mejorar el rendimiento en sistemas de cómputo ha impulsado el uso de aceleradores como FPGAs. Este trabajo presenta 2 propuestas que aúnan  su programabilidad y rendimiento utilizando síntesis de alto nivel, HLS, con FPGAs: 1) A través del análisis y modelado de las unidades funcionales generadas por los compiladores, con énfasis en la memoria y 2) Implementando frameworks que permitan el uso eficiente de los recursos de las FPGA en dominios  específicos como  la visión por computador.

The content you want is available to Zendy users.

Already have an account? Click here to sign in.
Having issues? You can contact us here