PROJEKTOVANJE UNIVERZALNE VERIFIKACIONE KOMPONENTE ZA APB PROTOKOL PRIMJENOM UVM METODOLOGIJE

Zadatak rada jeste projektovanje verifikacione komponente za APB protokol korišćenjem UVM metologije. Programski jezik je SystemVerilog. U radu je dat uvod u SystemVerilog jezik i UVM metodologiju. Na kraju su prikazani rezultati testiranja i funkcionalni coverage.