Projeto de arquitetura de um filtro para processamento de imagens utilizando processador nios ii e field programmable gate array (FPGA)

O uso de Field Programmable Gate Array (FPGA) em sistemas embarcados permite combinar a flexibilidade do software com a velocidade do hardware, no que se chama de computação reconfigurável, podendo implementar desde processamentos simples, até circuitos como controlador de vídeo, incluindo memória RAM ou ainda incorporar processamentos complexos e exigentes computacionalmente. O projeto de desenvolvimento do circuito desejado em FPGA pode ser desenvolvido através do programa Quartus II da Altera, que permite o desenvolvimento dos circuitos eletrônicos. A programação do circuito lógico projetado é transferida para o FPGA, através de cabo USB, após recebido e carregado, o FPGA realiza as funções programadas, sendo essa programação volátil, ou seja, o dispositivo deve ser reprogramado a cada vez que é ligado. A transferência pode ser eliminada com a utilização de uma memória ROM programável ou um disco de estado sólido, o que possibilita que o projeto seja diretamente carregado para o FPGA quando ligado. Este trabalho apresenta uma arquitetura para o processamento digital de sinais através de dispositivos implementados em hardware por meio de redes de convolução (ConvNets), são redes com múltiplas camadas, que implementam filtros de convolução. No processamento de imagens, os algoritmos são em geral implementados em software e assim o desempenho computacional pode não ser adequado ou não atender requisitos de aplicações em tempo real. Nesse caso a convolução 2D pode ser aplicada de forma concorrente e/ou paralela, o que pode ser conseguido explorando-se o potencial dos FPGA’s através das ConvNets, obtendo-se assim desempenho potencialmente muito superior.