z-logo
open-access-imgOpen Access
Performance evaluation of M-ary algorithm using reprogrammable hardware
Author(s) -
Sergio Andrés Arenas-Hoyos,
Álvaro Bernal Noreña
Publication year - 2017
Publication title -
dyna
Language(s) - Spanish
Resource type - Journals
SCImago Journal Rank - 0.164
H-Index - 18
eISSN - 2346-2183
pISSN - 0012-7353
DOI - 10.15446/dyna.v84n203.65480
Subject(s) - physics , humanities , modular design , computer science , philosophy , operating system
Se han encontrado diversas formas de realizar cifrado de datos, y una de las funciones involucradas en algoritmos estándar como el RSA es la exponencial modular. Básicamente, el algoritmo RSA utiliza algunas propiedades de la aritmética modular para cifrar y descifrar textos planos, con cierta dependencia en la longitud del texto. El crecimiento en la capacidad de cómputo ha creado la necesidad de utilizar sistemas robustos que puedan realizar cálculos con números significativamente grandes, y la formulación de procedimientos enfocados en mejorar la velocidad para lograrlo. Uno de éstos es el algoritmo M-ary para la ejecución de la función exponencial modular. Este artículo describe una implementación de este algoritmo en hardware reprogramable (FPGA) para evaluar su desempeño.La primera sección introduce el algoritmo M-ary. La segunda, usa descripción en bloques para comprender la implementación. La tercera, muestra los resultados en diagramas de tiempo, y finalmente, la última sección expone conclusiones.

The content you want is available to Zendy users.

Already have an account? Click here to sign in.
Having issues? You can contact us here