English (United Kingdom)

https://curated-unify.zendy.io/wp-json/zendy-region/v1/featured_content/oa?rat=en

https://curated-unify.zendy.io/wp-json/zendy-region/v1/highlighted_journal/

Global: Zendy Plus annual

Presents the access of premium content as premium feature

Premium Content

Presents the keyphrase highlighting as premium feature

Keyphrase Highlighting

Presents the summarisation as premium feature

Summarisation

Insights

Presents the pdf analysis as premium feature

PDF Analysis

Presents the zaia usage as premium feature

ZAIA

Global: Zendy Tools annual

Global: Zendy Free Plan

Global: Zendy Tools monthly

Global: Zendy Plus monthly

Frameworks wie RapidSmith und Torc ermöglichen die Entwicklung von CAD Werkzeugen für Xilinx FPGAs. Aber, diese Frameworks basieren auf der Xilinx Design Language (XDL), die mit der Einführung der Vivado Tool Suite nicht mehr fortgeführt wird. In diesem Beitrag präsentieren wir eine Fehlerinjektionsumgebung, die auf dem Tcl-basierten Entwurfsfluss der Vivado Tool Suite aufbaut. Unsere Tcl-App ermöglicht Stuck-at-Fehler in beliebige digitale Schaltungen zu injizieren. Die vorliegende Implementierung unterstützt einen hybriden Fehlerinjektionsansatz, d.h. ein FPGA-Design mit einem Stuck-at-Fehler kann zum einen in der Vivado Umgebung simuliert zum anderen auf dem FPGA emuliert werden.

Eine Tcl-basierte Methode zur Fehlerinjektion und Fehlereffektsimulation/-emulation auf Xilinx-FPGAs