English (United Kingdom)

https://curated-unify.zendy.io/wp-json/zendy-region/v1/featured_content/oa?rat=en

https://curated-unify.zendy.io/wp-json/zendy-region/v1/highlighted_journal/

Global: Zendy Plus annual

Presents the access of premium content as premium feature

Premium Content

Presents the keyphrase highlighting as premium feature

Keyphrase Highlighting

Presents the summarisation as premium feature

Summarisation

Insights

Presents the pdf analysis as premium feature

PDF Analysis

Presents the zaia usage as premium feature

ZAIA

Global: Zendy Plus monthly

Global: Zendy Tools annual

Global: Zendy Tools monthly

Global: Zendy Free Plan

Zuverlässigkeit von eingebetteten Systemen spielt im Kontext der fortschreitenden Miniaturisierung eine immer wichtigere Rolle. In diesem Beitrag stellen wir ein neues Konzept zur Steigerung der Zuverlässigkeit einer ARM-basierten Prozessorarchitektur unter Verwendung einer bereits kostengünstig gehärteten grobgranularen rekonfigurierbaren Architektur (CGRA) vor. Dieser kostengünstig gehärtete CGRA wird dazu in die Pipeline eines ARM-Prozessors integriert. Dabei wird die Struktur der ARM-Prozessorpipeline nicht verändert, sondern lediglich der Befehlssatz um drei Instruktionen erweitert. Dafür haben wir eine Toolchain erstellt, welche diese Integration automatisiert. 1. Einleitung Die Zuverlässigkeit jederzeit gewährleisten zu können ist eine ganz besondere Herausforderung in sicherheitsrelevanten eingebetteten Systemen der Medizintechnik, der Luftund Raumfahrt und auch des Automobilbereichs. Dabei muss insbesondere der fortschreitenden Miniaturisierung in der Halbleitertechnologie und der damit verbundenen erhöhten Anfälligkeit gegenüber Defekten beim Herstellungsprozess, dem höheren Verschleiß im Betrieb und auch der erhöhten Strahlungsanfälligkeit durch die redundante Ausführung von Komponenten Rechnung getragen werden. Allgemein sind unter Redundanz alle bei Fehlerfreiheit entbehrlichen Mittel zu verstehen, die im Fehlerfall die ausgefallene Funktionalität ersetzen können. Zu unterscheiden ist die statische und die dynamische Redundanz. Der klassische Vertreter für die statische Redundanz ist das Verfahren der N-fach modularen Rendundanz, wie beispielsweise TMR (Triple Modular Redundancy). Bei diesem Verfahren wird dieselbe Funktion von mehreren Modulen (mindestens zwei) gleichzeitig ausgeführt. Ein Voter entscheidet hier nach demMehrheitsprinzip welches Ergebnis korrekt ist und kann somit auch bestimmen welche Komponente beschädigt ist (siehe Abbildung 1a). Im Gegensatz zur statischen Redundanz hat die dynamische Redundanz den Vorteil, dass nur ein einziges Modul die Funktionalität erbringen muss. Der Fehlerfall wird durch die Komponente selbst oder durch eine externes Modul festgestellt. Anschließend übernimmt dann ein redundantes Neues Konzept zur Steigerung der Zuverlässigkeit einer ARM-basierten Prozessorarchitektur unter Verwendung eines CGRAs R. Wimmer (Hrsg.): MBMV 2016 ISBN: 978-3-00-052380-9 46