English (United Kingdom)

https://curated-unify.zendy.io/wp-json/zendy-region/v1/featured_content/oa?rat=en

https://curated-unify.zendy.io/wp-json/zendy-region/v1/highlighted_journal/

Global: Zendy Plus annual

Presents the access of premium content as premium feature

Premium Content

Presents the keyphrase highlighting as premium feature

Keyphrase Highlighting

Presents the summarisation as premium feature

Summarisation

Insights

Presents the pdf analysis as premium feature

PDF Analysis

Presents the zaia usage as premium feature

ZAIA

Global: Zendy Tools annual

Global: Zendy Free Plan

Global: Zendy Tools monthly

Global: Zendy Plus monthly

[EN] Relevance of electronics towards safety of common devices has only been growing, as an ever growing stake of the functionality is assigned to them. But of course, this comes along the constant need for higher performances to fulfill such functionality requirements, while keeping power and budget low. In this scenario, industry is struggling to provide a technology which meets all the performance, power and price specifications, at the cost of an increased vulnerability to several types of known faults or the appearance of new ones. To provide a solution for the new and growing faults in the systems, designers have been using traditional techniques from safety-critical applications, which offer in general suboptimal results. In fact, modern embedded architectures offer the possibility of optimizing the dependability properties by enabling the interaction of hardware, firmware and software levels in the process. However, that point is not yet successfully achieved. Advances in every level towards that direction are much needed if flexible, robust, resilient and cost effective fault tolerance is desired. The work presented here focuses on the hardware level, with the background consideration of a potential integration into a holistic approach. The efforts in this thesis have focused several issues: (i) to introduce additional fault models as required for adequate representativity of physical effects blooming in modern manufacturing technologies, (ii) to provide tools and methods to efficiently inject both the proposed models and classical ones, (iii) to analyze the optimum method for assessing the robustness of the systems by using extensive fault injection and later correlation with higher level layers in an effort to cut development time and cost, (iv) to provide new detection methodologies to cope with challenges modeled by proposed fault models, (v) to propose mitigation strategies focused towards tackling such new threat scenarios and (vi) to devise an automated methodology for the deployment of many fault tolerance mechanisms in a systematic robust way. The outcomes of the thesis constitute a suite of tools and methods to help the designer of critical systems in his task to develop robust, validated, and on-time designs tailored to his application. [ES] La relevancia que la electronica adquiere en la seguridad de los productos ha crecido inexorablemente, puesto que cada vez esta copa una mayor influencia en la funcionalidad de los mismos. Pero, por supuesto, este hecho viene acompanado de una necesidad constante de mayores prestaciones para cumplir con los requerimientos funcionales, al tiempo que se mantienen los costes y el consumo en unos niveles reducidos. En este escenario, la industria esta realizando esfuerzos para proveer una tecnologia que cumpla con todas las especificaciones de potencia, consumo y precio, a costa de un incremento en la vulnerabilidad a multiples tipos de fallos conocidos o la introduccion de nuevos. Para ofrecer una solucion a los fallos nuevos y crecientes en los sistemas, los disenadores han recurrido a tecnicas tradicionalmente asociadas a sistemas criticos para la seguridad, que ofrecen en general resultados sub-optimos. De hecho, las arquitecturas empotradas modernas ofrecen la posibilidad de optimizar las propiedades de confiabilidad al habilitar la interaccion de los niveles de hardware, firmware y software en el proceso. No obstante, ese punto no esta resulto todavia. Se necesitan avances en todos los niveles en la mencionada direccion para poder alcanzar los objetivos de una tolerancia a fallos flexible, robusta, resiliente y a bajo coste. El trabajo presentado aqui se centra en el nivel de hardware, con la consideracion de fondo de una potencial integracion en una estrategia holistica. Los esfuerzos de esta tesis se han centrado en los siguientes aspectos: (i) la introduccion de modelos de fallo adicionales requeridos para la representacion adecuada de efectos fisicos surgentes en las tecnologias de manufactura actuales, (ii) la provision de herramientas y metodos para la inyeccion eficiente de los modelos propuestos y de los clasicos, (iii) el analisis del metodo optimo para estudiar la robustez de sistemas mediante el uso de inyeccion de fallos extensiva, y la posterior correlacion con capas de mas alto nivel en un esfuerzo por recortar el tiempo y coste de desarrollo, (iv) la provision de nuevos metodos de deteccion para cubrir los retos planteados por los modelos de fallo propuestos, (v) la propuesta de estrategias de mitigacion enfocadas hacia el tratamiento de dichos escenarios de amenaza y (vi) la introduccion de una metodologia automatizada de despliegue de diversos mecanismos de tolerancia a fallos de forma robusta y sistematica. Los resultados de la presente tesis constituyen un conjunto de herramientas y metodos para ayudar al disenador de sistemas criticos en su tarea de desarrollo de disenos robustos, validados y en tiempo adaptados a su aplicacion. [CAT] La rellevancia que l'electronica adquireix en la seguretat dels productes ha crescut inexorablement, puix cada volta mes aquesta abasta una major influencia en la funcionalitat dels mateixos. Pero, per descomptat, aquest fet ve acompanyat d'un constant necessitat de majors prestacions per acomplir els requeriments funcionals, mentre es mantenen els costos i consums en uns nivells reduits. Donat aquest escenari, la industria esta fent esforcos per proveir una tecnologia que complisca amb totes les especificacions de potencia, consum i preu, tot a costa d'un increment en la vulnerabilitat a diversos tipus de fallades conegudes, i a la introduccio de nous tipus. Per oferir una solucio a les noves i creixents fallades als sistemes, els dissenyadors han recorregut a tecniques tradicionalment associades a sistemes critics per a la seguretat, que en general oferixen resultats sub-optims. De fet, les arquitectures empotrades modernes oferixen la possibilitat d'optimitzar les propietats de confiabilitat en habilitar la interaccio dels nivells de hardware, firmware i software en el proces. Tot i aixo eixe punt no esta resolt encara. Es necessiten avancos a tots els nivells en l'esmentada direccio per poder assolir els objectius d'una tolerancia a fallades flexible, robusta, resilient i a baix cost. El treball aci presentat se centra en el nivell de hardware, amb la consideracio de fons d'una potencial integracio en una estrategia holistica. Els esforcos d'esta tesi s'han centrat en els seguents aspectes: (i) la introduccio de models de fallada addicionals requerits per a la representacio adequada d'efectes fisics que apareixen en les tecnologies de fabricacio actuals, (ii) la provisio de ferramentes i metodes per a la injeccio eficient del models proposats i dels classics, (iii) l'analisi del metode optim per estudiar la robustesa de sistemes mitjancant l'us d'injeccio de fallades extensiva, i la posterior correlacio amb capes de mes alt nivell en un esforc per retallar el temps i cost de desenvolupament, (iv) la provisio de nous metodes de deteccio per cobrir els reptes plantejats pels models de fallades proposats, (v) la proposta d'estrategies de mitigacio enfocades cap al tractament dels esmentats escenaris d'amenaca i (vi) la introduccio d'una metodologia automatitzada de desplegament de diversos mecanismes de tolerancia a fallades de forma robusta i sistematica. Els resultats de la present tesi constitueixen un conjunt de ferramentes i metodes per ajudar el dissenyador de sistemes critics en la seua tasca de desenvolupament de dissenys robustos, validats i a temps adaptats a la seua aplicacio.

New Fault Detection, Mitigation and Injection Strategies for Current and Forthcoming Challenges of HW Embedded Designs