Evaluation polynomiale en-ligne de fonctions élémentaires sur FPGA

Cet article presente une architecture materielle pour l'evaluation de fonctions elementaires en arithmetique en-ligne sur circuits FPGA. Les points particuliers traites sont la determination automatique de " bons " polynomes d'approximation, et la generation automatique de la description VHDL synthetisables des operateurs correspondants. Cette approche a ete implantee et validee sur des circuits FPGA Xilinx.