English (United Kingdom)

https://curated-unify.zendy.io/wp-json/zendy-region/v1/featured_content/oa?rat=en

https://curated-unify.zendy.io/wp-json/zendy-region/v1/highlighted_journal/

Global: Zendy Plus annual

Presents the access of premium content as premium feature

Premium Content

Presents the keyphrase highlighting as premium feature

Keyphrase Highlighting

Presents the summarisation as premium feature

Summarisation

Insights

Presents the pdf analysis as premium feature

PDF Analysis

Presents the zaia usage as premium feature

ZAIA

Global: Zendy Tools annual

Global: Zendy Free Plan

Global: Zendy Tools monthly

Global: Zendy Plus monthly

1971年 にMPU(Micro Processer Unit)と して の機 能 を 付 与 され たLSI(Large Scale Integrated Circuits) は 単 な る計 算機 か ら情 報 処 理 装 置 とな り,近 年 の情 報 量 の 増 大 に と も な って,MPUの 動 作 速 度 は よ り高速 で あ る こ とが 望 ま れ て い る.MOSFET (Metal Oxide Semiconductor Field Effect Transistor)を 用 い たLSIで は,そ の動 作 速 度 向 上 は1974年 にR. H. Dennardに よ って 提 案 さ れ た ス ケ ー リン グ則1)に 従 って達 成 され て き て い る. この 法 則 は,MOSFETの 寸 法 と電 圧 を1/k(k>1)倍 し, 基 板 の 不 純 物 濃 度 をk倍 す る こ と に よ り, MOSFET の ゲ ー ト遅 延 時 間 が1/kに な り ,消 費 電 力 も1/k2に な る と い う法 則 で あ る.即 ち,MPUの 処 理 能 力 向上 は MOSFETの 微 細 化 に よ って達 成 され て き た の で あ る. 配 線 の 寸 法 に 関 して も,当 初 は 同 様 に微 細 化 して き た.し か し,配 線 寸 法 の 微細 化 が進 行 す る と,図1 に 示 す よ うに,配 線 抵 抗Rと 線 間 容 量Cに よ るRC遅 延 時 間 が ゲ ー ト遅 延 時 間 よ り も大 き くな り,MOSFET 微 細 化 の 御 利 益 が全 く無 くな る状 況 が 生 じる2).こ の 状 況 を 打破 す るた め に,配 線 に 関 しては,表1に 示 す よ うな 材 料 物 性 も含 め た ス ケ ー リン グ則3)が 適 用 され た. 即 ち, 配 線 材 料 の 低 抵 抗 率 化 と 層 間 絶 縁 材 料 (ILD , Interlayer dielectrics)の 低 誘 電率(Low-k)化 で あ る . 配 線 材 料 に 関 して はAlよ りも低 抵 抗 率 のCuが メ ッ キ 法 に よ り実 用 化 され て い る4).一 方 ,絶 縁 材 料 に 関 し * 1 京都工芸繊維大学工芸学部電子情報工学科 (〒 606-8585 京都市左京 区松ヶ崎御所海道町) 図 1 ULSI の設計 ルールの微細化 に伴 うゲー ト遅 延 時間 と配線 のRC遅 延の変化.配 線/絶 縁 材料 はAI/SiO2と して計算 されている.

Plasma Enhanced Chemical Vapor Deposition of Interlayer Films Having a Low Dielectric Constant