English (United Kingdom)

https://curated-unify.zendy.io/wp-json/zendy-region/v1/featured_content/oa?rat=en

https://curated-unify.zendy.io/wp-json/zendy-region/v1/highlighted_journal/

Global: Zendy Plus annual

Presents the access of premium content as premium feature

Premium Content

Presents the keyphrase highlighting as premium feature

Keyphrase Highlighting

Presents the summarisation as premium feature

Summarisation

Insights

Presents the pdf analysis as premium feature

PDF Analysis

Presents the zaia usage as premium feature

ZAIA

Global: Zendy Tools annual

Global: Zendy Free Plan

Global: Zendy Tools monthly

Global: Zendy Plus monthly

Este artigo trata da utilizacao de metodos formais na especificacao de topologias para redes em chip. As redes em chip apresentam similaridades com as redes tradicionais, entretanto, por estarem inseridas em sistemas embarcados apresentam caracteristicas mais restritivas do ponto de vista de espaco, consumo de energia e latencia. A topologia descreve o fluxo de dados atraves da rede e a estrutura fisica de como os dispositivos estao conectados, bem como, pode determinar o grau de escalabilidade e o desempenho de um sistema como todo. Este artigo apresenta especificacoes de topologias de redes em chip, relevantes para o projeto de sistemas embarcados, as quais poderao ser utilizadas no processo de sintese de alto nivel.

ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP