English (United Kingdom)

https://curated-unify.zendy.io/wp-json/zendy-region/v1/featured_content/oa?rat=en

https://curated-unify.zendy.io/wp-json/zendy-region/v1/highlighted_journal/

Global: Zendy Plus annual

Presents the access of premium content as premium feature

Premium Content

Presents the keyphrase highlighting as premium feature

Keyphrase Highlighting

Presents the summarisation as premium feature

Summarisation

Insights

Presents the pdf analysis as premium feature

PDF Analysis

Presents the zaia usage as premium feature

ZAIA

Global: Zendy Tools annual

Global: Zendy Free Plan

Global: Zendy Tools monthly

Global: Zendy Plus monthly

加減乗除等 の算 術演 算は,デ ィジ タル システ ムにお いて, 基本演算 として広 く用 い られてお り,従 来か らそ の高速 化 が望 まれて いる。 算術演 算 につい ては,既 に さまざ まな研 究が なされてお り,い ろい ろなアルゴ リズ ムが提案 され,実 現され て きた(1)(2)。 特 に,加 算 ・減算 は算 術演 算の 中で最 も基本 とな るもの であ り,乗 算や 除算 をは じめ あ らゆる算術演 算が これ らの 繰 り返 しで行 われ る。 しか し,デ ィジ タルシ ステムにお け るこれ までの 数値 表現 は補数 表現が 中心 であ り,そ の特徴 か ら減 算 も加算 に置 き換 え られ て行 われ るこ とが 一般的で あった 。 減算か ら加算へ の 変換 は,減 数の符 号 を反転 させ るこ と によ り実現 す るこ とが で き,こ の操作 は符号 変換器 を加算 器の前 に取 り付 け るこ とで 行 われ る。 この方 法に よ り処理 速度は低下 す るが 加算 器だ けで加 減算 両方の 処理 を行 うこ とがで き,規 模の小 さい回路が実 現で きる。この ように,こ れ まで の 回路 設計 は高 速性 より も回路規 模 を重視 した構 成 が一般 的で あっ た。 しか し,近 年 の集積 回路技 術の 発達 に 伴い大規 模 回路の 実現が 可 能 とな って きてい るため,回 路 規 模 よ りも高速性 を重視 した回路構 成 も今 後有効 にな って くる もの と考え られ る。実 際に,マ ルチ メデ ィアの よ うな リアル タ イム処理 を必要 とす る分野 にお いては,よ り高速 性が 要求 されて いる。 また,近 年は高速性ばか りで な く,種 々の分野 にお いて高 精度演算 の重 要性が高 まってい る。特に,情 報 セキュ リテ ィ の暗号化 問題などにおい ては,安 全基準 の問題 か ら2048桁 以 上の高精 度演算が 要求 され て いる。 これ まで加 算の高速 化手 法 としては,桁 上げ先 見,桁 上げ選択 など種 々の 面路 アルゴ リズ ムが 開発 されて いるが, 2048桁 以上 とい う高 精 度演 算 を高 速に実現 す るこ とは 極めて 困難であ る。 高連 性お よび高 精度性 を同時 に要求 され る問題 に対応 す る数 体系の1つ としてSD (Signed Digit)表 現が あ る。本 論文で は このSD表 現 の一種 であ る冗長2進 数 を用い た演 算 について検 討 を行 う。 この表現法 は桁上 げの伝 搬に 依存 しない各桁 独立の 演算が 可能 となるため 桁数 に関係 な く一 定 時間で加 減算 を行え る。 しか し,こ れ まで この表現 法 に お いて も減 算は加 算器 を用い て行 われ る ことが 一般 的で あ り,減 算器 につい て検 討 は行 われ て こなか った。除算,平 方根 をはじめ とす る加減算 の反復で行 われ る演算 におい て, この ような 減算法 では桁 数の増 加に伴 い処理 速度が 大 き く

High-Speed Redundant Binary Adder-Subtractor Representing Each Digit by Hybrid 2 Bits/3 Bits