English (United Kingdom)

https://curated-unify.zendy.io/wp-json/zendy-region/v1/featured_content/oa?rat=en

https://curated-unify.zendy.io/wp-json/zendy-region/v1/highlighted_journal/

Global: Zendy Plus annual

Presents the access of premium content as premium feature

Premium Content

Presents the keyphrase highlighting as premium feature

Keyphrase Highlighting

Presents the summarisation as premium feature

Summarisation

Insights

Presents the pdf analysis as premium feature

PDF Analysis

Presents the zaia usage as premium feature

ZAIA

Global: Zendy Tools annual

Global: Zendy Free Plan

Global: Zendy Tools monthly

Global: Zendy Plus monthly

In diesem Beitrag wird ein Ansatz zur Hardwareunterstützung komplexer Transportprotokolle am Beispiel von TCP/IP präsentiert. Dazu wird eine Hardware/Software-Partitionierung sowie eine Protocol Engine zur Beschleunigung der Protokollverarbeitung vorgestellt und deren transparente Integration in existierende Systeme beschrieben. Für Entwurf, Entwicklung und Verifikation derartiger Kommunikationssysteme ist eine umfangreiche Simulationsunterstützung erforderlich. Wir zeigen, wie VHDL-Modelle der Protocol Engine, ein Netzwerksimulator und existierende Applikationen kombiniert wurden, um diesen Prozess zu unterstützen. Zur Steigerung der Entwurfseffizienz wurden Methoden des High-Level-Entwurfs verwendet. Der Ansatz wurde mittels eines FPGA-Board prototypisch validiert, sodass erste Resultate präsentiert werden können.

Entwurfsunterstützung zur hardwarebasierten TCP/IP-Beschleunigung (Design Support for Hardware Based TCP/IP Accelerator)