English (United Kingdom)

https://curated-unify.zendy.io/wp-json/zendy-region/v1/featured_content/oa?rat=en

https://curated-unify.zendy.io/wp-json/zendy-region/v1/highlighted_journal/

Global: Zendy Plus annual

Presents the access of premium content as premium feature

Premium Content

Presents the keyphrase highlighting as premium feature

Keyphrase Highlighting

Presents the summarisation as premium feature

Summarisation

Insights

Presents the pdf analysis as premium feature

PDF Analysis

Presents the zaia usage as premium feature

ZAIA

Global: Zendy Tools annual

Global: Zendy Free Plan

Global: Zendy Tools monthly

Global: Zendy Plus monthly

Für die Implementierung von Videosignalverarbeitungsverfahren, ζ. B. Bildtelefonie nach CCITT (H.263) oder MPEG, ist die Auswahl von geeigneten Algorithmen und Architekturalternativen notwendig. Um den Entwickler in einem frühen Design-Stadium in seiner Entscheidungsfindung zu unterstützen, ist es wünschenswert, den Einfluss von Algorithmenund Schaltungsparametern auf die Bildqualität festzustellen. Für lange Videosequenzen ist die üblicherweise verwendete Software-Simulation zur Verifikation solcher Algorithmen nicht geeignet. Daher ist ein flexibles und echtzeitfähiges Hardware-Prototyping von kompletten Videosignalverarbeitungsverfahren notwendig, welches einen hohen Datendurchsatz ermöglicht. Daher wurde das „Video and Image Processing Emulation System" (VIPES) entwickelt, ein Rapid Prototyping System (RPS) zur Untersuchung von kompletten Videosignalverarbeitungsverfahren. VIPES basiert auf einer kommerziellen FPGA-basierten Emulator-Plattform. Der Emulator wurde um Video-Interfaces und spezielle Software erweitert. Durch Einsatz effizienter FPGA-Makros ist eine schnelle und flexible Umsetzung von Videosignalverarbeitungsverfahren möglich. Als Beispiel der Implementierung eines kompletten Verfahrens werden Ergebnisse für einen H.263-Codec vorgestellt. Die Eignung der Methodik wird exemplarisch anhand einer 2-dimensionalen DCT gezeigt. Im Vergleich zum herkömmlichen Designfluss werden die benötigten FPGA-Ressourcen um 4 8 % sowie die Compilierungszeit um 8 0 % reduziert.

Rapid Prototyping von Videosignalverarbeitungsverfahren / Rapid Prototyping of Video Processing Schemes